DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03371559 **Image available**

MANUFACTURE OF FIELD EFFECT SEMICONDUCTOR DEVICE

PUB. NO .:

03-034459 [JP 3034459 A]

PUBLISHED:

February-14,-1991-(19910214)

INVENTOR(s): YAMAZAKI SHUNPEI

SHINOHARA HISATO-

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

01-168649 [JP 89168649]

FILED:

June 30, 1989 (19890630)

INTL CLASS:

[5] H01L-029/784; H01L-021/20; H01L-021/268; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors)

JOURNAL:

Section: E, Section No. 1060, Vol. 15, No. 161, Pg. 136,

April 23, 1991 (19910423)

ABSTRACT

PURPOSE: To prevent deterioration of element characteristics due to hot carrier phenomenon by a method wherein high energy light is directed to a first semiconductor layer with narrow forbidden band to polycrystalline or monocrystalline it while a semiconductor layer with wide forbidden band is formed adjacent to the first semiconductor layer before or after the radiation.

CONSTITUTION: A blocking layer 11 is formed on a substrate 1 and a first non-monocrystalline semiconductor layer 12 is formed thereon. Then a light beam having high energy light is directed to a part of the first nonmonocrystalline semiconductor 12 wherein if an amorphous semiconductor is used as the first non-monocrystalline semiconductor layer, this part becomes a polycrystalline silicon semiconductor to be a semiconductor region 13 with forbidden band as narrow as approximately 1.2 to 1.4eV. Then a semiconductor layer 14 with wide forbidden band is formed adjacent to the semiconductor layer with narrow forbidden band and the first semiconductor layer, and an element isolating region 15 is selectively formed on its upper face. Then a gate insulation film 16, a gate electrode 17, a source and a drain regions 19, 19' are formed, and finally a source and a drain electrodes 20 are formed.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008586240 **Image available**

WPI Acc No: 1991-090272/199113

XRAM Acc No: C91-038575 XRPX Acc No: N91-069659

FET type semiconductor device mfr. for high reliability - by forming 1st non-single crystal semiconductor layer, polycrystalline or single crystal

conductor layer etc. NoAbstract Dwg 1/4

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 3034459 Α 19910214 JP 89168649 19890630 199113 B Α

Priority Applications (No Type Date): JP 89168649 A 19890630

Title Terms: FET; TYPE; SEMICONDUCTOR; DEVICE; MANUFACTURE; HIGH;

RELIABILITY; FORMING; NON; SINGLE; CRYSTAL; SEMICONDUCTOR; LAYER; POLYCRYSTALLINE; SINGLE; CRYSTAL; CONDUCTOR; LAYER; NOABSTRACT

Index Terms/Additional Words: FIELD; EFFECT; TRANSISTOR

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/20; H01L-029/78

File Segment: CPI; EPI

母公開特許公報(A) 平3-34459

Solnt, CL 3 H 01 L 21/20 21/268 21/336

广内整理番号 識別記号

❷公開 平成3年(1991)2月14日

7739-5F

8422-5F 8422-5F

H 01 L 29/78 301 В

9056-5F 9056-5F

ZB 3 1 1

(全8頁) 寒杏請求 未請求 請求項の数 3

公発明の名称

電界効果型半導体装置の作製方法

題 平1-168649 図特

平1(1989)6月30日 29出

錊 囲 老 山 個発

쟇

神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

四発 者 頂 久 人 神奈川県厚木市長谷398番地 株式会社半導体エネルギー

研究所内

株式会社半導体エネル 创出 簸

神奈川県厚木市長谷398番地

ギー研究所

1. 発明の名称

電界効果型半界体装置の作業方法

2.特許請求の範囲

- 1. 第1の非単結晶半導体層を形成する工程と 前記第1の非単結晶半導体層の少なくとも一 忽に封し、高エネルギーを有する光を設射し 禁制帯幅の狭い多結晶または単結晶半導体層 を形成する工程と、前記第1の非単結晶半導 体層並びに設記禁制券幅の狭い半導体層に接 するように養護権幅の広い第2の半導体層を 形成する工程を有することを特徴とする電界 効果型半導体装置の作製方法。
- 2 特許請求の範囲第1項において、前記高エ ネルギーを有する光は光学手段にて、特定の 領域のみに集光されて限射されることを特徴 とする電界効果型半導体装置の作製方法。
- 3. 特許請求の範囲第1項において、前記高エ ネルギーを有する光として、エキシマレーザ 走を用いたことを特徴とする電界効果型半導

体装置の作製方法。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は、電界効果型半導体装置の新規な構造 に関し、特に耐ホットキャリア現象にすぐれた信 頼性の高い電界効果型半導体装置を作業する方法 に関するものであります。

〔従来の技術〕

近年、電界効果型半導体装置を構成要素として、 半導体集積闘路素子(しC)が署しい進歩をとげ ている。

これらしCは、より高度な処理。より高速の動 作、より便利な機能を世間が求めるに従って、高 集積化、高密度化が追求され、1つの電界効果型 半導体装置の素子寸法がますます小さくなってき ている。

この電界効果型半導体装置が動作するに必要な 電圧は、必ずしも素子寸法の縮小に伴って比例し て減少しないために最近の高密度化、高単積化さ れた10は君子内部に知わる徴界が増加し、君子 の信頼性に問題が発生してきた。特にホットキャ リア現象による素子特性の変動はサブミクロンデ バイスの信頼性限界を決める重要な問題である。

半導体中を移動するキャリアの平均よれる。これを移動すると 3/2 k T と考えられる。この半大はないないでは、 キャリアの電子が加工されて、 世界のでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのでは、 がいのでは、 ないのでは、 がいのでは、 がいのでは、 がいのでは、 がいのでは、 ないのでは、 がいのでは、 ないのでは、 ないのは、 ないのでは、 ないのではないのでは、 ないのでは、 ないのでは、 ないのではないのでは、 ないのでは、 ないのでは、 ないのでは、 ないのではないのでは

このようなホットキャリアは、電界効果型半導体装置のドレイン近傍、ゲート酸化膜近傍等、強電界が集中する部分で加速されて発生する。この付近で発生したホットエレクトロンは、ゲート酸化膜に注入されSi/SiOz界面又はSIOz中

の協権中心に讃まる。この讃らえられたホットキャリアによって、空間電荷を形成し、電界効果型半導体装置の V r. g m などの特性を変化させて、 (C の信頼性を損なわせていた。

このホットキャリア対策として、種々の方法が 試みられているが、素子構造の改良としてDD (ダブルドレイン) LDD (ライトドープドレイン) 等の業子が考案されている。

〔発明の目的〕

本発明はホットキャリア現象に強い、信頼性の 高い新規な電界効果型半導体装置を容易に作製す る方法を提供するものであります。

(発明の構成)

本発明は、上記の目的を達成するために、ゲート電極とゲート絶縁膜と該ゲート絶縁膜下に、禁制帯幅の異なる半導体層を有し、該が一ト絶縁膜側には禁制帯幅の広い半導体層を有し、該禁制帯幅の広い半導体層の広い半導体層ででは、禁制帯幅の狭い第1の半導体層は高エネ

ルギー光を照射することにより非単結晶半導体層 を多結晶または単結晶化することにより形成され 前記半導体層に両エネルギー光を照射する前また は後に発動帯幅の広い類2の半導体層を前記該1 の半導体層に接するように形成する工程を有する ことを特徴とするものであります。

第1 図に本発明方法の一例の機略を示し説明を 行います。

 に光を集光して照射するか又は光学手段を使用して必要な部分のみに光を集光して照射する。この 光の照射により禁制帯幅の狭い領域的が得られる。 例えば第1の非単結晶半導体層としてアモルファ ス半導体を使用した場合はこの部分は多結晶シリ コン半導体となり禁制帯幅は約1.2~1.4 e V程度の狭い半導体領域的が得られる。

次に、この禁制替額の狭い半導体層並びに第1の 半導体層に接するように禁制帯幅の広い半導体層 的を形成する。さらにこの上面に素子分離領域的 を選択的に形成し第1図(C)の状態を得る。次 にゲート絶経機的、ゲート電極的、ソース・ドレイン領域的(19')を形成し第1図(D)の状態を 得る。最後にソース。ドレイン電極例(20')を形成し第1図(E)の電評効果型半導体装置を完成 させる。

このようにして作製さた電界効果型半導体装置 のゲート電極に電圧を印加した場合、チャネルは ゲート地線膜直下ではなく、禁制機幅の狭い半導 体層部に形成される。よって、このような素子の 中で発生したホットキャリアがゲート絶縁膜にまって到達するためには、禁制帯幅の広い半導体層を 遭遇しなければならないため、十分に高いエネル ギーを持った状態でゲート絶縁膜に達せず、消滅 してしまう。これにより耐ホットキャリア現象を 向上するものであります。

以下に図面により本発明により作製された電界 効果型半導体装置を説明します。

第2 図は本発明の電界効果型半導体装置の機構 断両図を示しています。

また、同図のX-X'面に対応するエネルギーバンド図を第3図(A)に示します。第3図(A)は、フラットバンド状態のエネルギーバンド図であり、第2図の半導体図として、多結晶シリコン半導体、第2の半導体図として、アモルファスシリコン半導体を用いた時の様子を示しています。

このような構成を持つ電界効果型半導体装置の ゲート電極(7)に正の電圧を加えた時のエネルギー パンドの様子を第3関(B) に示す。この場合、ゲート電極(7)に電圧を加えることによって、ゲート 絶縁膜側の下方にチャネルが形成される。第1の 半導体暦四に比べて、第2の半導体層(3)は装領帯 幅が広いので、チャネルはゲート絶縁膜(6)直下の 第2の半導体層(3)中ではなく、その下の第1の半 導体層(2)中の領域のの付近に形成され、ソース。 ドレイン電流はソース電極(8)──ソース(4)──チャネ ル処──ドレイン(1°)──ドレイン電極(8°)のパスを 通って流れる。

このようにキャリアは、ゲート独縁酸個直下ではなく、ゲート独縁酸個より離れた位置に形成されたチャネル個を流れ、デバイス法の縮小等によりドレイン近傍またはゲート地縁酸付近で強電界の領域のとれ、第2の半導体層中の領域のを通過するために消滅またはエネルギーを減少させて、ゲート地縁酸に到達することになり、ゲート地縁酸が損傷を受けたり、ゲート地縁酸半導体層界面にトラップを形成することなく、電界効果型半導体装置の信頼性を向上させるものであります。

また、第1の半導体層(2)と、第2の半導体層(3)

の禁制帯幅の差が少ない場合には、ゲート電極に 世圧を加えた場合に、チャネルがゲート絶縁膜直 下と、第1の半導体層と第2の半導体層の界面付 近とに形成される場合がある。この場合、第2の 半導体層の厚みを薄くすることにより、ゲート絶 **趾腿直下にチャネルが形成されるのを防止できる。** また、この場合、第1の半導体層図を多結晶シリ コンとし、第2の半導体層切をアモルファスシリ コンとするように第1の半導体層に、第2の半導 休願よりキャリア生成効率の高い材料を使用する と、ゲート絶縁膜直下及び、第1の半導体層と第 2 の半導体層の界面付近にチャネルが形成されて . いても、実質的に大多数のキャリアは第1の半導 体層と第2の半導体層界面付近に形成されたチャ ネルを流れるので、同様に耐ホットキャリア効果 を有している。

さらにまた、本発明構成によれば、チャネルが ゲート絶縁膜直下に形成されないので、キャリア はゲート絶縁膜界面に界面準位によって推選され たり、界面近傍に存在する固定電荷によってキャ リアが散乱し、キャリアの移動度が低下するとい う問題も同時に解決することができる。

尚、以上の説明においては、薄膜の電界効果型 半導体装置を主として示したが、一般のMOS型 電界効果型半導体装置にも、本発明の概念を変更 することなく適用することができる。

また、使用する材料も本発明の概念を変更する ものでなければ、アモルファス、多結晶、結晶を 問わず幅広い材料を選択することができる。

以下に実施例を示し本発明を説明する。

「字施例」」

第1団は本発明の電界効果型半導体装置の製造 工程を示す極略経断面図である。

第1図(A)において、本実施例では450℃500℃程度の耐熱性を持つコーニング7059ガラスを基板(i)として使用した。

商、本実施例においては、基板(I)上に複数の素子を形成した集積回路構造とはせず、一つの半導体 装置について記載した。

まず、基板(1)を十分に洗浄した後、紫外光を基

板(1) 表面に10~20分間酸化性雰囲気下で附射し、洗浄工程で除去できない基板表面上の付着有機物を除去し、次にこの基板(1)上形成する平導体層との密着性向上と基板表面からの不抵例の拡散を助止した。さらにまた、この基板(1)上にプラスマCVD法または光CVD法にて変化珪素膜(1)を1000人の厚さに形成しガラス基板内部から不純物が拡散することを防止した。

次にこの基板(I)をプラズマCVD装置内に設置 しアモルファスシリコン半導体切約5000人の 厚さに形成した。この時基板温度を350℃と若 干高くして形成したので、半導体層的は結晶化が 進んだ状態であった。

次に第1図(B)に示すように第1のマスク① を用いて、電界効果型半導体装置の部分のみを光 アニール処理を施し、多結晶シリコン半導体図 し、この半導体層を第1の半導体層図とする。こ の光アニール処理とは、アモルファスシリコン半 導体に対して高いエネルギーを持つ光を履射し、 アモルファスシリコン半導体を瞬時に加熱し、そ の結晶性を高めるものであります。

本実施例においては、この高いエネルギーを持つ先として248nmの波長を持つKェアエキシマレーザ光を用いた。

このレーザ光のビーム寸法は5m×10mでありマスクを用いて僻の領域にあたる部分のみに照射した。レーザ光のエネルギー密度は170mJ/dであり、レーザ光の照射パルスレートは15ppsで2.8秒間レーザ光を照射した。

このレーザアニールを施された部分は透過型電子顕微鏡にて観察を行ったところ約800~10 00人程度の大きさのグレインが膜全面に渡って 見られ、多結晶状態となっていた。

またこの膜中の水素量は1原子%以下であり、 モビリティーの大きな多結晶半導体的が得られて いた。本実施例においては、このレーザ光の照射 をマスクを用いて行ったが、照射するレーザ光の ビーム寸法及び形状を光学手段を用いて素子外形 寸法と同じように集光し、照射するとマスクを必 要とせず素子部のみを多結晶化することも可能で

あった。

本実施例ではレーザ光を照射して多結晶化を行ったが、この時間時に基版加熱を行い、さらにレーザ光の照射時間を長くすることにより、単結晶状態に近い半導体層を得ることも可能であった。 本実施例で得られた、レーザアニール後の第1の 半導体層質の禁制帯幅は1、23eVであった。

この上面にスペックリング法によりアモルファスペックリコン半導体的を10~200人の範囲、スペックリコン半導体的を10~200人の範囲半導体階級とした。このアモルファスシリコン半導を形式シリコンとであるだけ含まって作製を水平でであると、この水梁が移動してが増進を表現が移動してが発展がある。その水梁を含まないまするには全球の水梁を含まないようにすることが重要であった。

この得られた第2の半導体層CQの禁制帯幅は1. 57eVであり、通常のアモルファスシリコン半 事体のそれより、若干小さく余分な水素が含まれていない状態であった。

次に第2の半導体層的の全面にCVD法により酸化珪素絶縁膜を約1μmの厚さで形成し、前のレーザアニール工程にて使用した、第1のマスクを用いて、この酸化珪素膜をパターニングし、素子周辺の絶縁領域向を形成し、第1図(C)の状態を得た。

次にこの基板表面にプラズマ酸化処理を施し、 文に酸化珪素膜を80人の厚さに形成でである。 に酸化珪素膜上にリンが多量にドーク原とは、 を結晶珪素をCVD法にて2000人の原すで、 が多量にメンク図をサースの原とで、 を第2のフォトのので、 は電粉とゲート絶縁で、 ではゲートを関する。 ではがいるでは、 ではないで、 ではないで、 ではいるでは、 では、 では、 では、 での他には、 でのなる。 がった。 でのなる。 がった。 がった。 でのなる。 がった。 がった。 でのなる。 がった。 でのなる。 がった。 でのなる。 がった。 でのなる。 がった。 でのなる。 がった。 でのなる。 でいる。 1014個/diと非常に少ないものが得られ、より ホットキャリア効果の少ない信頼性の高い電界効 果型半導体装置を実現することができた。

次にこの工程によって形成された閉口部間を通して不執物を導入し、ソース、ドレイン領域の形成を以下に示す順序で行った。

 ザ光は、エネルギー密度120mJ/ciで10p psのパルス光を5秒間照射した。

このようにして、第1図(D) に示す状態を得る。 最後に、公知のスパッタリング方法により、モリ プデン金属を3000人の厚みに形成し、第3の マスク③を使用して、公知のフォトリングラフィ ーにより、ソース、ドレイン電極側、(20')を形成 して、電界効果型半導体装置を完成させた。

この素子を動作状態で1ヶ月連続動作させた結果 V r 並びに g m は、ほとんど変化せず、このデータを基にして外押し、10年後の V r 並びに g m の変化量は5%以内であった。

本実施例において、第1の半導体圏として多結 品シリコン半導体を第2の半導体圏として、アモ ルファスシリコン半導体を用いた、この2つの半 導体層の禁制帯幅の差は過大なものではない。そ のため、第2の半導体層の厚みが10~1000 入特に装制帯幅の差が0.2eV以下である場合 は、10~200人とすることで、チャネルがゲ ート絶縁膜直下に形成されることを防止すること

が、可能であると実験的な知見が得られている。 すなわち、第2の半導体層の厚みを200人以下 とすれば、ゲート絶縁膜直下ではなく、第1の半 導体層付近にチャネルを形成することが可能であ った。

『実施例2』

実施例1と同様に、前処理とに基板洗浄、紫外光処理並びにブロッキング層が形成された基板を本実施例においても使用した。また、作製工程板(1)上のである。この基板(1)上のでは、1000円である。この時、基板の作製温度は250であり、真性または若干P型を示す半導体層とするため、原料気体に対し10~100円円の割合でジャン気体を混入し、半導体層中に微量のポロンを添加した。

この時に抵加するポロンの量によって、電界効果型半導体装置の V v m のコントロールが可能である。

次に、第1の半導体層領域の外に外形寸法と同じレーザピームをこの半導体層に照射し、この別別領域を多結晶シリコンとした。このレーザ光光を使用した。レーザピームの寸法は、250μm ×150μmであり、マスクを用いることなく、第1の半導体層領域(対を多結晶化し、その領域の禁制帯幅は1、25eVであった。レーザピームのエネルギー密度は200mJ/cii.パルスレート10ppsで4秒間レーザパルスを配射した。

さらにこの第1の半導体層的を含む全面に、第2の半導体層的としてプラズマCVD法により、 炭化珪素半導体層を200人の厚さで形成した。 その時の条件を以下に示す。

基板温度 300℃ 反応気体 Si_zH_a+CH_a

(CH4/Si4H4=5%)

R f パワー 150 W

反応圧力 0.13Torr

この第2の半導体的である炭化珪素半導体層の禁

耐帯幅は2.06 e V と、広い禁制帯幅を持つもであった。この後、実施例 1 と同様の方法にて素子周辺領域(5)、ゲート絶縁説的、ゲート電極的、ソース、ドレイン領域的、(19')並びにソース、ドレイン電極的、(20')を3枚のフォトマスクを用いて形成し、電界効果型半導体装置を完成させた。

特に本実施例においては、ゲート電極並びにソース。ドレイン電極として、建化物金属、例えばタングステンシリサイドを使用した。そのたででは、関連を適用した場合、半導体装置完成後のほこで、加える選子特性が悪化(500~600で、第子の応答速度を速くできる特徴があった。

本実施例において、第1の半導体層間と第2の 半導体層のとの禁制帯幅の差は0.81eVと相当大きい。このような場合、チャネルはゲート絶 議蔵官ではなく、第1の半導体層付近に形成される。よってゲート電圧を加えることによって、 チャネルが第1の半導体付近に形成される範围内で、第2の半導体層の厚みを変化させることにより、ゲート地域関からチャネル形成領域までの距離を変化させることが可能である。

しかし、チャネルをよりゲート絶縁設より離れて形成するために、第2の半導体層の厚みを厚くしすぎると、ゲート電圧をより高くする必要が生じてくる。このように電圧を高くすることは、実用的ではなく、第2の半導体層の厚みは2000人以下で調整することが必要であった。

『実施例3』

本実籍側においても実施例1と同様に前処理として、基板洗浄紫外光処理並びにプロッキング質が形成されたガラス基板を使用する。ただし、ガラス基板はコーニング 7 0 5 9 ガラスではなく、通常のソーダガラスを使用した。この基板上にCVD法にて、リンが高速度にドープされた多結晶シリコンでゲート電極(21)を形成した。その作製を件を以下に示す。

基板温度 350℃

 反応気体
 SiH₄+PH₂

 反応圧力
 3.3 Torr

このように形成されたリンドープ多結晶シリコンを第1のマスクを用いてゲート電極(21)のパターンにエッチングを行い、次にプラズマCVD 法によりゲート独縁膜(22)として窒化珪素膜を約100人厚さに形成し、第2のマスクを使用して、エッチングし第4図(A)の状態を得る。

次に実施例1と同様にこの上にアモルファスシ リコン半導体層(23)を形成した。この半導体層の 禁制等幅は1.67eVであった。また、厚みは 80人とした。

次に実施例1と同様にこの半導体層中に不能物をイオン注入し、ソース、ドレイン領域に不能物、をドーピングしたこの時、マスクはゲート絶縁ののパターニングに使用した第2のマスクを用い、フォトレジストをマスクとして、リンをドーブした。この後イオン注入されたリンを活性化する為に窒素雰囲気下にて、350でで20分アニールを理を行いソースドレイン領域(24)(24)を形成

した。次にこの上面に実施例1と同様にスパッタリング法により非単結晶珪業半導体(25)を形成する。次に実施例2と同様に光学手段にて集光されたエキシマレーザ光(100)を配射して装制帯幅の狭い多結晶珪素半導体領域(26)を形成し本発明の電界効果型半導体整置を完成させた。

本実施例においては、電界効果型半導体装置を 作製する際に必要とするマスクが2枚で良く、低 コスト化を連成することが可能となった。

本実施例においては、建コプレナー型の薄膜の電界効果型半導体装置について記載したが、その他の構造においても、本発明の基本思想を応用することは可能である。

また、高エネルギーを有する光として、本実施 例にて記載のレーザ光のみに限定されず、キセノ ンランプ、高圧水銀灯、赤外ランプ等幅広いもの を用いることができる。

特に、レーザ光は光学手段によって、微幅なパ ターンに集光する事ができるので、電界効果型半 導体装置を作製する際にはマスクを一枚少なくし て作製することが可能となる。

(梨瓜)

本発明構成によって作製された電界効果型半導体装置のチャネルはゲート絶縁膜直下ではなく、 離れた位置に形成され、ホットキャリア現象による素子特性の劣化を防止機能有し、信頼性の高い 電界効果型半導体装置を容易に低コストで実現することができた。

さらに、電界効果型半導体装置の寸法を縮小することが可能となった。

また、電界効果型半導体装置の作製マスクの数 を少なくして、できるので、製造の歩留りを向上 することが可能で、それによっても、コストを下 げることが可能となった。

4.図面の簡単な説明

第1図及び第4図は本発明の電界効果型半導体 装置の作製方法の機略図を示す。

第3図は本発明の電界効果型半導体装置のエネ

ルギーパンド図を示す。

1 · · · 茲板

2.13.26・・・第1の半導体層

3.14,23・・・第2の半導体層

4.4',19,19',24,24' ・ソース、ドレイン領域

6, 16, 22・・・ゲート絶縁膜

7. 17,21・・・ゲート電極

10・・・チャネル部

11・・・窒化珪素膜

100・・・レーザ光


特許出願人


株式会社半導体エネルギー研究所


代衷者 山 妈 舜



第 1 図







第 / 図

